imapx2 2006-5-5 07:00 PM
讓DDR發揮最大功效
简介 z O z![5y
C3i#Pr+R
官方说法：DDR400 RAM已经是目前的正式标准。在JEDEC（美国半导体协会）的会议中已经做成决定，而记忆体与主机板制造商也终於在整合过程中有了方向。DDR400，也就是PC3200 RAM一直受到不相容的问题困扰，以及缺乏操作性的改善而为人诟病。如果没有任何正式的官方标准背书，那麽你想要找到记忆体与主机板间的完美匹配就如同盲人骑瞎马一样。 ;o5y0CX;Z
c$YT
一般公认的是，执行快速的DDR400 RAM并非毫无瑕疵。如果把旧式的DDR-1技术跟现在的400 MHz记忆体时脉速度相比，就像小虾米对上大鲸鱼。而DDR-2技术发表之後，所提供的是记忆体晶片组完全的新型设计，不仅改变了主机板的配置，而且降低了讯号电压，这也意味着时脉速度最高可以到达667 MHz。一直到2003年底，应该不会有其他新的技术出现。而现在，你可以将BIOS设定调整到最佳状态，以便利用DDR400 RAM的所有动力，或者是解决稳定性的问题。1Yt8ME9o;Lux5tT/k
旧式的系统也可以从这种新的记忆体模组上得到好处。即使你没有办法以最高400 MHz的记忆体汇流排频率来运作DDR400模组，你仍然可以在较低的时脉速度下调整时序（Timing）参数，以达到最大的效能。要达到这个目标，较快速度的记忆体模组是不二之选。另外，经常使用的方法是，将你的CAS Latency（行位址控制器延迟或是RAS-to-CAS Delay（列位址控制器至行位址控制器延迟）加以紧缩，这样所提升的系统速度，甚至比你砸下大笔银子在记忆体汇流排上所可以提升的速度还要快。在这篇文章中，我们将会解释有关记忆体时间的一些7~ ft!{ZE/O*C
概念与技术，并提供大家一些调整上的建议。而我们所提供的讯息也可以适用在DDR333或是DDR266标准的记忆体上，以方便你调校任何一种系统。
k)J e.A8q oi
模组的调整
?.v3J;t2Q@_
u-?"N
使用超频模组时，时脉速度与时序都会比较快。例如金士顿所制造的PC3500模组的速度最快可以达到433 MHz。你可以从一些超越DDR400标准的特殊调整模组开始着手，这种特殊模组为时脉速度和时序提供了特别高的设定值。你可以从Corsair丶Geil丶Kingston（金士顿）丶Mushkin以及其他厂商所生产的PC3500或是PC3700模组中找到这种特殊调整模组。因为属於这些特殊模组的标准实际上并不存在，因此这些模组的型号就代表了模组本身可以超频的范围。
lkHlg
r,Ik
不过，你必须使用支援双通道的主机板才能感受到DDR RAM的威力，因为它可以将两个DDR模组的记忆体频宽相加在一起。目前，支援AMD（超微）的处理器的主机板所使用的是Nvidia的nForce 2晶片组，而支援Intel（英特尔）处理器的主机板所使用的是Intel 7205（未来将是865和875）晶片组。 C&xi
d4p-DS1@:ej
有一个重点你要抓住，你必须使用两个记忆体模组。BIOS经常在RAM的时序上作控制，以保持系统的稳定，这是大多数的所谓最佳设定的情形。事实上，RAM的制造商，如Corsair和Geil在销售时，甚至专为双通道系统提供了成对匹配的记忆体模组。 .{ D4{'V O
sF.`s K0~
RAM的调整
o?^R
}
制造商，如Corsair专为双通道主机板提供了成对匹配的记忆体模组。
A'TdhW!?
如果你的系统比较老旧的话，那麽使RAM模组变得更快的方式就是增加你的记忆体汇流排时脉。例如，你可以在一块支援超微处理器，并使用VIA（威盛）KT333或是KT400晶片组的主机板上安装DDR400记忆体。虽然晶片组本身并不正式支援这个新的RAM标准，但是你还是可以在BIOS清单中找到调整的选项，并将时脉速度从DDR333调整到DDR400这个等级。
L!bi,c0A2dA
如果系统在记忆体时脉为400 MHz下显得不稳定，那麽你就可以不用再对频率作精细的调校。记忆体时脉和前置汇流排时脉是一致的，而且只能做大量值的调整，例如从DDR333调整到DDR400。调整动作的本身一般说来和前级汇流排的时脉比率息息相关；3/3就等於DDR333在前级汇流排的时脉为333 MHz，而4/3代表了DDR400的记忆体时脉速度。当RAM的时脉以小量调升时，你必须以锁步（Lock-Step）的方式来增加前级汇流排的时脉。
M4CMu;T RC1}7fa
从另外一方面来说，在超微Athlon XP系统中，逐渐增加记忆体时脉的优点其实很少。事实上，如果你将记忆体时脉设定在400 MHz，而前级汇流排设定在333 MHz的话，反而会将整体的效能拖慢。但是，如果你在BIOS中设定适当的时序参数，你会发现效能的表现要好得多。 F(g'm-A7\
O
进入矩阵之中记忆体控制器首先送出单元的列位址，作为模组逻辑的定址使用。经过一段时间，tRCD（RAS-to-CAS Delay）之後，模组会将列的内容作暂存。在现代的RAM晶片上，这样的程序将会花上两个或三个时脉循环。你甚至可以看到分数的循环，像2.5个时脉循环（CL2.5），因为DDR RAM可以在时脉讯号的上升和下降的边缘送出控制与资料的讯号，也就是每个时脉循环中送出两次讯号。 q [j U!d z*A`
当列的内容被送去暂存之後，控制器将会送出CAS讯号（行位址控制），以传送记忆体单元中的行位址。送出讯号所花的时间就等於tCL（CAS Latency），一直到选择单元的内容送至记忆体晶片的输出暂存器（Output Register）上。 (A
d6m+F'h$q }
在BIOS之中，你可以为时序tRCD和tCL设定使用的时脉循环数目。这些设定值越小，电脑的效能就越好。只有最快的模组才有可能将CL设定为2.0甚至是1.5。 B L
k
hr}
如果你所读取的是相同记忆体列的邻近资料，那麽决定存取速度的唯一因素就是CL时序，因为控制器已经知道列的位址，不需要重新再搜寻一次。不论何时，当控制器必须在一个RAM晶片中定址不同的列时，在列与列转换的时候，所花的时间就是tRAS（Row Active Time）。这个时间tRAS是随着tRP（RAS Precharge Time）而增加的，而tRP则是将回路充电至较高电压等级所花的时间。从另外一方面来说，即使是快速的记忆体模组，整个过程所花的时间最少也要7个时脉循环。 J2s2b:f [V
DO
现在的DDR RAM晶片组被再次细部区分为4个部分（Banks），每个部份代表了一个分离的记忆体区。Bank Interleaving则是允许不同晶片上的Banks的记忆体区可以同步定址，也因此增加了资料传输率。当资料被一个记忆体Bank读取时，另外一个Bank可以定址一个新的资料区。你可以在BIOS中特别设定晶片中可以同时定址多少RAM Banks。最快的设定是「4」。 7R;_%C dG3{
O2Z+f;mt'FtI
超过1 GB以上的RAM所带来的顶级效能 t|
F!o6h(@
另外一项重要的效能依据是你所安装的RAM数量。执行影像和视讯的应用程式会因为更多的记忆体而显着提升效能。由Content Creation Winstone测试的读数已经证实，Windows 2000和XP将会因为系统的记忆体超过1 GB以N\\I`sF
上，整体的表现会大幅提升。而效能测试的结果显示，系统效能强烈依赖记忆体的数量。的确，对於快速的Windows XP系统来说，512 MB的RAM只能勉强达到最低标准。回想过去使用Windows 98和Me的久远年代，512 MB是主流系统所能安装的最大记忆体数量。
PZ vr*O4@[0Y
你所能安装的最大RAM数量端视你所使用的主机板和晶片组而定。在下面的「记忆体支援」表中，你可以找到更多的讯息。但是，不论你安装了多少记忆体，在x86系统中所允许的最大记忆体数量为3.5 GB。中央处理器没有办法定址超过数量的记忆体。超过的部分将会保留用为控制PCI回路。 8|pS3XU#X
你应该尽可能不要安装太多RAM模组。降低模组上的晶片数目也可以增强效能和稳定度。一般来说，一个模组由8或16个晶片组成。
-b{!P#e1V@
你所使用的记忆体模组数目对於你的Command Rate将有直接的影响。Command Rate直接要求记忆体控制器所需的时脉循环数目，以启动模组和晶片组。如果你将所有的记忆体插槽装满，一般来说，你将会把时脉循环从1个V[N4C i&IyK
循环增加到2个循环，以保持系统稳定。很可惜的是，这样做将会把效能降低最多3%。
8P
r:uR\4JG
=====================================
'd!Hc O'E5t
+U3Cjz{_5l
如何在BIOS中调整你的RAM
7j1d&|*Ri'a)f
i0^
主机板的BIOS清单中提供了很多的设定，你可以用来将你的记忆体作最佳化。这些设定可以用来调校RAM的功能，不过基本上，这些功能经常以不同的名称出现。我们将会简短的解释这些设定选项。在括弧中的是这个设定可以选用的值，理想值则是以底线标注。我们也将不同BIOS版本，但是功能相同的选项名称放在一起。不过请注意，并不是所有的BIOS清单都提供所有的设定选项。
j ?2z1VN ?
Automatic Configuration「自动设定」（On/ Off）
E ?MQ
b!Y
（DRAM Auto丶Timing Selectable丶Timing Configuring）如果你要手动调整你的记忆体时序，你必须关闭这个让电脑为你设定的功能。
@/d7H2d+\#|$clL
Bank Interleaving（Off/ 2/ 4） 's@\Uc Z {
（Bank Interleave）DDR RAM的记忆体晶片是由4个Bank所组成。经由Interleaving，同时对4个Bank作定址，可以将效能提升到最高。
J"D?"Ym
Burst Length「爆发长度」（4/ 8） .Y+r:['sz/HWb"M
这个选项所决定的是，在一个传输循环中，要送出多少资料区块。理想上，在目前Pentium 4和超微Athlon XP的中央处理器的L2 Cache（L2 快取）上，一次传输会填入一个记忆体列。一个记忆体列等於64位元，或者是说8个资料封包（Data Packet）。 9?6c%[dYOB
CAS Latency tCL「行位址控制器延迟时间」（1.5/ 2.0/ 2.5/ 3.0） Mf Ofu j5X T
（CAS Latency Time丶CAS Timing Delay）从已经定址的行，到达输出暂存器的资料所需的时脉循环数。记忆体制造商将最佳的可能设定值以CL Rating的方式作列表。 %R(X SOW O
Command Rate CMD（1/ 2）
?O8D7PS
（Command Rate丶MA 1T/2T Select）以要求的资料区间来定址记忆体模组和记忆体晶片所需的时脉循环数。如果你的记忆体插槽已经全部插满，你必须将这个比值调整到2，不过这样会使得效能明显下降。 E n[]
^I
RAS Precharge Time tRP「列位址控制器预充电时间」（2/ 3） B^^ | k
p FDG9_
（RAS Precharge丶Precharge to active）对回路作预充电所需的时脉循环数，以决定列位址。 V1` D \8^:e8h%z Pe t
RAS-to-CAS Delay tRCD「列位址至行位址延迟时间」（2/ 3/ 4/ 5） t)SO*pv1Jf
（RAS to CAS Delay丶Active to CMD）在已经决定的列位址和已经送出行位址之间的时脉循环数。将这个设定值设成2可以将效能提高最多4%。 ;|nf3yZNo
Row Active Time tRAS「列动态时间」（5/ 6/ 7）
`/D0DyQ X6M
（Active to Precharge Delay丶Precharge Wait State丶Row Active Delay丶Row Precharge Delay）当一个记忆体晶片上两个不同的列逐一定址所造成的延迟。 .t:Ix%I4Z4MnfX)w
Memory Clock「记忆体时脉」（100/ 133/ 166/ 200 MHz）
G6[.wM%O!V AA uA R
（DRAM Clock）指定记忆体汇流排的时脉速度。这个指定的比率与前级汇流排时脉有关。DDR技术（双资料率）可以经由实际的汇流排时脉速度把资料率加倍